Đề tài này tập trung vào việc nghiên cứu và thực thi đánh giá tác động của tốc độ tải tin đối với độ trễ truyền thông trung bình gói tin trong hệ thống mạng trên chip. Bối cảnh đề tài xuất phát từ sự cần thiết cải thiện hiệu suất mạng để đáp ứng yêu cầu ngày càng cao về tốc độ truyền dữ liệu. Mục tiêu chính là xây dựng một mô hình lý thuyết và thực nghiệm dựa trên nền tảng Gem5 để đánh giá các biến số liên quan. Phương pháp nghiên cứu kết hợp giữa lý thuyết và thực nghiệm, nhằm cung cấp các thông tin hữu ích cho quá trình tối ưu hóa hệ thống mạng trong tương lai. Kết quả mong đợi là việc xác định rõ ràng mối quan hệ giữa tốc độ tải tin và độ trễ trung bình, từ đó góp phần nâng cao chất lượng dịch vụ truyền thông.